DIGITAL SIGNAL RECEPTION CIRCUIT

Publication number: JP6284118 Publication date: 1994-10-07

Inventor: Applicant:

ONO MASAHIKO NIPPON ELECTRIC CO

Classification: - international:

H04L7/027; H04L25/03; H04L7/027; H04L25/03; (IPC1-

7): H04L7/027; H04L25/03


- European:

Application number: JP19930065540 19930324 Priority number(s): JP19930065540 19930324

Report a data error here

Abstract of JP6284118

PURPOSE:To extend the transmission distance by suppressing jitter of a detection signal generated due to waveform distortion of a cable so as to enhance the stability of a clock extract circuit. CONSTITUTION:After a reception signal is subjected to equalization amplification by an equalization amplifier 1, the amplified signal is waveform-shaped and eyepattern locus is made narrow by a pulse sharpner 3, a 1st comparator 7 and a 2nd comparator 8 decide a code and a clock extract device 6 is driver via a logic circuit 9. Jitter of a pulse width of a detection signal is suppressed by sharpening the pulse thereby allowing the clock extract device 6 to be operated stably against code interference caused in a long distance cable.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出層公開番号

特開平6-284118

(43)公開日 平成6年(1994)10月7日

(51) Int.CL" H 0 4 L 7/027 25/03	識別配号	庁内整理番号	FI		技術表示箇所
		9199-5K 7741-5K	H04L	7/ 02	A

審査請求 有 請求項の数5 OL (全 6 頁)

 (21)出旗番号
 特額平5-65540
 (71)出題人
 000004237

 日本電気株式会社

(22)出頭日 平成5年(1993)3月24日 東京都港区芝五丁目7番1号

(72) 発明者 大野 正確 東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 井出 直孝


(54) 【発明の名称】 ディジタル信号受信回路

(57) 【要約】

【目的】 ケーブルによる被形盃で発生する検出信号の ジッタを抑圧し、クロック抽出回路の安定性を高めて伝 送距離を伸張する。

【構成】 ディジタル信号受信回路において、受信信号を等化増幅器1で等化増幅した後に、バルス失鋭器3で波形整形し、アイバターン軌跡を狭めてから第一の比较器7および第二の比較器8で符号判定し、論理回路9経由でクロック抽出器6を駆動する。

【効果】 バルスを尖帆化することにより検出信号のバルス幅のジッタを抑圧することができ、クロック抽出器が長距離ケーブルで発生する符号関干渉に対して安定した動作を行うことができる。



【特許請求の範囲】

【請求項1】 受信信号を等化増幅する等化増幅器と、 この等化増幅器の出力パルスレベルを互いに極性の異な る二つの異なる関位とそれぞれ比較する第一の比較器お よび第二の比較努と、

この第一の比較器および第二の比較器からの出力の論理 和を出力する論理回路と、

この論理回路の出力を入力としクロックを抽出して出力 するクロック独出器とを備えたことを特徴とするディジ タル信号受信回路。

【請求項2】 前記等化増幅器の出力パルス被形を入力 とし、その出力パルス被形を失鋭化して前配第一の比較 器および前記第二の比較器に出力するパルス尖锐器を情 えた情求項1配載のディジタル信号受信回路。

【諸求項名】 前配等化增幅器は、周波数の平方根に比 例する開波数特性を有する等化器と、この等化器の出力 を増削する増幅器と、この増幅器の出力を前記等化器に フィードバックし試等化ケーブルの長さにあわせて母優 出力を調整する自動利得制御器とにより構成された音求 項1 記載のディジタル信号受信回路。

【請求項4】 前記パルス尖級器は、前記等化増幅器の 出力を入力とするエミッタ接地のNPNトランジスタお よびPNPトランジスタと、この二つのトランジスタの 各コレクタ出力に接続された二つの数分回路と、この二 つの微分回路の各々の出力を入力とし反転加算増幅を行 う反転加算増幅器とにより構成された請求項1記載のデ ィジダル信号受信回路。

【辞求項5】 前記クロック抽出器は、前記論理回路の 出力を入力とし位相を比較する位相比較器と、この位相 ーパスフィルタの出力を入力としその出力を創記位相比 較器にフィードバックする電圧制御発展器とにより構成 された簡求項1記載のディジタル信号受信回路。

【発明の詳細な説明】

[0001]

【座業上の利用分野】本発明は、ディジタル信号の伝送 に利用する。本発明は、受信信号からのクロック抽出に 関し、クロック抽出回路の安定性を高め伝送距離を伸張 することができるディジタル信号受信回路に関する。

【従来の技術】従来のディジタル信号受信回路は、等化 増幅器の出力信号をそのまま符号判定用の比較器に入力 していた

[0003]

【発明が解決しようとする課題】このような従来のディ ジタル信号受信回路は、等化機幅器の出力をそのまま比 較器で質値と比較していたために、受信信号のピットパ ターン (+1、0、-1符号のランダムシーケンス) ヒ 応じて比較結果の2位(1、0)信号のパルス個が変動 の変動が伝わり、変動幅が大きくなるとこれを入力とす るクロック抽出回路がその変動に追随できずにクロック 拍出ができなくなり、また、迫随できたとしても、この 変動が抽出クロックのジッタとして一部残り、クロック 特度を劣化させる欠点があった。

【0004】さらに、ケーブル長が長くなるほど等化増 **幅器で等化しきれなくなり、クロック抽出器が動作でき** なくなって、これが結果的にOR出力パルス幅の変動量 を増加させ、伝送距離を挟める契因となっていた。

10 【0005】本発明はこのような問題を解決するもの で、ケーブルによる波形歪で発生する検出信号のジッタ を抑圧し、クロック抽出回路の安定性を高めて伝送距離 を伸張することができる受信回路を提供することを目的 とする。

[0006]

【課題を解決するための手段】本発明は、受信信号を等 化増幅する等化増幅器と、この等化増幅器の出力パルス レベルを互いに牺牲の異なる二つの異なる関値とそれぞ れ比較する第一の比較器および第二の比較器と、この第 20 一の比較器および第二の比較器からの出力の論理和を出 力する論理回路と、この論理回路の出力を入力としクロ ックを抽出して出力するクロック抽出器とを備えたこと を特徴とする。

【0007】前記等化増幅器の出力パルス被形を入力と し、その出力パルス放形を失数化して前配第一の比較器 および前配第二の比較器に出力するパルス尖凱器を備 え、前記等化増幅器は、周放数の平方根に比例する周波 数特性を有する等化器と、この等化器の出力を増保する 増模器と、この増模器の出力を前記等化器にフィードバ 比較器の出力を入力とするローパスフィルタと、このローめーックし被等化ケーブルの長さにあわせて増幅出力を調整 する自動利得制御器とにより構成されることが望まし く、また、前配パルス尖鋭器は、前記等化増幅器の出力 を入力とするエミッタ接地のNPNトランジスタおよび PNPトランジスタと、この二つのトランジスタの各コ レクタ出力に接続された二つの微分回路と、この二つの **微分回路の各々の出力を入力とし反転加算増幅を行う反** 転加算増展器とにより構成され、前記クロック抽出器 は、前記論理回路の出力を入力とし位相を比較する位相 比較器と、この位相比較器の出力を入力とするローパス フィルタと、このローパスフィルタの出力を入力としそ の出力を前配位相比較器にフィードバックする電圧制部 発展器とにより構成されることが望ましい。

[8000]

【作用】受偿信号を等化增幅し、その出力パルス減形を - 突鋭化する。 突鋭化された出力パルスレベルを二つの異 なる関値と各々比較し、その論理和出力をクロック抽出 器の入力とする。

【0009】このように、等化後の波形を尖鋭化してか 5比較することにより、アイパターンの広がりに基づく し、二つの比較器の出力のOR出力にも同量のパルス福 め 比較器からの出力のパルス幅の変動を抑圧することがで

き、変動が抑圧された信号を入力することによりクロッ ク抽出器の安定度が高められ、被等化ケーブルの長さを 延長することができる。

[0010]

【実施例】次に、本発明実施例を図面に基づいて説明す る。図1は本発明実施例の全体構成を示すプロック図、 図2は本発明実施例における等化増幅器の構成例を示す プロック図、図3は本発明実施例にけおるパルス尖鋭器 の構成例を示す回路図、図4は本発明実施例におけるク ロック抽出器の構成例を示すプロック図である。

【0011】本発明実施例は、受信信号を等化増幅する 等化増幅器1と、この等化増幅器1の出力パルスレベル を互いに復性の異なる二つの異なる関値とそれぞれ比較 する第一の比較器 7 および第二の比較器 8 と、この第一 の比較器 7 および第二の比較器 8 からの出力の論理和を 出力する論理回路9と、この論理回路9の出力を入力と しクロックを抽出して出力するクロック抽出器6とを修 え、さらに、本発明の特徴として、等化増幅器1の出力 パルス波形を入力とし、その出力パルス波形を尖鏡化し て第一の比較器7および第二の比較器8に出力するパル 20 について説明する。 ス尖锐器3を備える。

【0012】等化増幅器1は、周波数の平方根に比例す る周波数特性を有する等化器(以下、「1等化器という) 10と、この√ 【等化器 10の出力を増幅する増幅器 1 1と、この増幅器11の出力を√1等化器10にフィー ドバックし被等化ケーブルの長さにあわせて増幅出力を 調整するAGC(自動利得)制御器12とにより構成さ ns.

【0013】また、パルス尖貌器3は、等化増幅器1の T: およびPNPトランジスタTT: と、この二つのト ランジスタTr: 、Tr: の各コレクタ出力に接続され た二つの微分回路と、この二つの微分回路の各々の出力 を入力とし反転加算増縮を行う反転加算増幅器とにより 構成され、クロック抽出器6は、倫理回路9の出力を入 力とし位相を比較する位相比較器21と、この位相比較 器21の出力を入力とするローパスフィルタ22と、こ のローパスフィルタ22の出力を入力としその出力を位 相比較器21にフィードバックする電圧制御発振器23 とにより構成される。

【0014】次に、このように構成された本発明実施例 の動作について説明する。

【0015】受信信号は入力増予INから入力し、等化 増福器1でケーブルの周波教特性と逆特性の補償を受け て増幅され、行号関于夢のないパルスとなってパルス尖 総器8に導かれる。パルス尖鋭器3はパルスのレベルが 高いほど高ゲインな非線形回路であり、従って、ここを 通過したパルスは波形が鋭く変化したものとなる。

【0016】第一の比較器?は正の閾値(1)と尖鋭化

は負の関値(2)と尖鋭化されたパルスレベルとを各々 比較し、陽値を越えている間は2値信号の"1"を出力 する。従って、受償信号が"+1"信号のときは第一の 比較器7から2位信号の"1"が出力し、受信信号が "-1" 僧号のときは第二の比較器8から2位信号の "1"が出力する。そのときの波形を図5に示す。

【0017】これらの2位信号は論理回路9の入力とな り、論理回路9からクロック抽出器6に出力される。ク ロック抽出器6は入力信号に応答して図6に示すように 10 総統的にクロック CLKを発生する。

【0018】図7は従来例における比較器の入出力波形 を示したもので、等化増幅器1の出力のアイバターンに 応じて比較結果が得られるが、アイパターンのアイの広 がりに応じ比較結果のパルス幅に変動が発生する。これ に対し本発明では、図5に示すようにアイバターンが失 観化されているためこの変動痕は縮小し、極くわずかに 残るだけとなる。

【0019】次に、図1に示す各プロックの動作につい て説明する。まず、図2を参照して等化増幅器1の動作

【0020】 √ f 等化器 10の出力を増幅器 11で増幅 し、AGC制算器12でフィードバックさせて√f等化 器10を制御し、ケーブル長に合わせて調整する。 増幅 器11の出力レベルはケーブル長によらず一定となる。

【0021】次に、図3を参照してパルス尖鋭器3の動 作について説明する。

【0022】等化核の被形はエミッタ接地のNPNトラ ンジスタTri とPNPトランジスタTri とのペース に加えられる。正入力の場合はNPNトランジスタTェ 出力を入力とするエミック接地のNPNトランジスタT 幼 1 が開伏館となり、ペース・エミック問題圧の変化に応 じコレクタ電流が変化し、正電源とコレクタ間に接続さ れた第一の抵抗Riから出力電圧が発生する。トランジ スタのペース・エミッタ間電圧とコレクタ電流との関係 はダイオード特性を有しているので、この回路はダイオ ードの電圧/電流交換特性を有することとなる。つま り、入力信号電圧が高レベルなほどコレクタ電流は指数 関数的に増大し、出力電圧も指数関数的に増加する。

【0023】負入力の場合は、PNPトランジスタTr ・ が閉状線となり負債液とコレクタとの間に接続された 40 第二の抵抗R: から出力信号が発生する。これら二つの 出力信号は第一のコンデンサC: および第二のコンデン サC。により直流分が攻除かれ、オペレーションアンプ 13、第三の抵抗R:、第四の抵抗R:、第五の抵抗R 』とにより構成される反転加算増幅器に入力され、オペ レーションアンプ13の出力増子からダイオード特性に 従って波形が失鋭化されたパルスとして出力される。

【0024】次いで、図4を参照してクロック抽出器6 の動作について説明する。この例はPLL(位相ロック ループ)の場合の構成を示したもので、位相比較器2 されたパルスレベルとを比較し、また、第二の比較器8 50 1、ローバスフィルタ22、電圧制御発援器23のフィ

ードバックループで構成されており、論理回路9の出力

【0025】位相比較器21として2入力の立上がりの 位相を比較するものを例にとると、図6に示すように電 圧制御発援器2.3からの出力信号1.4に対して、論理回 路9の出力がジッタを生じていることとなる。このジッ タが大きくなると、前述したようにフィードパックルー プとしての安定限界を越えて動作できなくなるが、本発 明では以上説明したようにこのジッタを抑えPLLを安 定に動作させている。当然ながら本実施例では、符号判 10 定のため、出力クロックCLKをディレィ回路で90° 遅らせてから使用する。ケーブル長が長くなると等化増 幅器10出力のアイバターンに符号間干渉が増加し、ア イパターンの軌跡が広がるが、パルス尖鋭器3により第 一の比較器でおよび第二の比較器8の入力におけるアイ パターンの広がりを抑えるので、第一の比較器でおよび 第二の比較器8の出力のパルス個の変動は抑えられ、P LLはアイバターンが劣化しても安定して動作する。こ れによりケーブル長をより長く設定することができる。 [0026]

【発明の効果】以上説明したように本発明によれば、等化後の液形を尖裂化させてから比較することができるので、アイバターンの広がりに基づく比較器からの出力のバルス報変動を抑圧することができ、それを入力とするクロック抽出器の安定度が高められケーブル長を延長することができる効果がある。

【図面の簡単な説明】

5を引込んで発振する。

【図 1】本発明実施例の全体構成を示すプロック図。 【図 2】本発明実施例における等化増福器の構成例を示 すプロック図。

【図3】本発明実施例におけるバルス尖観器の構成例を 示す回路図。

【図4】本発明実施例におけるクロック抽出器の構成例 を示すプロック図。


【図 5】本発明実施例における比較器入出力波形を示す 図。


【図6】本発明実施例におけるクロック抽出器のタイム チャート。


【図7】従来例における比較器入出力被形を示す図。 【符号の説明】


- 1 等化增福器
- 2 等化增福器出力
- 3 パルス尖鋭器
- 4 パルス尖鋭器出力
- 6 論理回路出力
- 6 クロック抽出器
- 7 第一の比較器
- 8 第二の比較器
- 9 論理回路
 - 10 √f等化器
 - 11 增幅器
 - 12 AGC制御器
 - 13 オペレーションアンプ
 - 14 笔圧制存充振器出力
 - 21 位相比较器
- 22 ローパスフィルタ
- 23 包圧制御発振器

[図1]











[図6]



【図7】



[手统袖正書]

【提出日】平成6年6月28日

【手統確正1】

【補正対象書類名】明細書

【植正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【節求項1】 受信信号を等化増幅する等化増幅器と、この等化増幅器の出力パルスレベルを互いに極性の異なる二つの異なる関値とそれぞれ比較する第一の比較器および第二の比較器と、

この第一の比較器および第二の比較器からの出力の論理 和を出力する論理回路と、

この論理回路の出力を入力としクロックを抽出して出力 するクロック抽出器とを備えたことを特徴とするディジ タル信号受替回路。

【酵求項2】 前配等化增製器の出力バルス波形を入力 とし、その出力バルス波形を尖裂化して前配第一の比較 器および前配第二の比較器に出力するバルス尖锐器を備 えた競求項1記載のディジタル信号受信回数。

【簡求項3】 前配等化增無器は、周波数の平方根に比例する周波数特性を有する等化器と、この等化器の出力を増属する増減器と、この増積器の出力を前記等化器にフィードバックし被等化ケーブルの長さにあわせて増幅出力を開整する自動利得制御器とにより構成された前求項1記載のディジタル信号受信回路。

【酵求項4】 前記パルス尖機器は、前配等化増幅器の出力を入力とするエミック接地のNPNトランジスタもよびPNPトランジスタと、この二つのトランジスタのコレクタ出力にそれぞれ接続された負荷抵抗と、この負荷抵抗に生じる毎圧から直流成分を除去した毎圧信号をそれぞれ入力し反転加算増福を行う反転加算増相器とにより構成された酵求項1配載のディジタル信号受信回

路.

【請求項5】 前記クロック抽出器は、前配論理回路の出力を入力とし位相を比較する位相比較器と、この位相比較器の出力を入力とするローパスフィルタと、このローパスフィルタの出力を入力としその出力を前配位相比較器にフィードパックする電圧制御発張器とにより構成された請求項1記載のディジタル信号受信回路。

【手紋補正2】

【袖正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正内容】

【0007】前配等化增幅器の出力パルス被形を入力と し、その出力パルス被形を尖锐化して前配第一の比較器 および前記第二の比較器に出力するバルス尖鏡器を確 え、前記等化増展器は、阿波数の平方根に比例する阿波 数特性を有する等化器と、この等化器の出力を増配する 増幅器と、この増幅器の出力を前記等化器にフィードバ ックレ被等化ケーブルの長さにあわせて増報出力を調整 する自動利得制御器とにより構成されることが望まし く、また、前記パルス尖鋭器は、前記等化増幅器の出力 を入力とするエミッタ接触のNPNトランジスタおよび PNPトランジスタと、この二つのトランジスタのコレ クタ出力にそれぞれ接続された負荷抵抗 (R.、R.) と、この負荷抵抗の各々の出力から直流成分を除去する ようにそれぞれコンデンサ(C: 、C:)を選過させた 個号を入力とし反転加算増幅を行う反転加算増幅器とに より構成され、前配クロック抽出器は、前配論理回路の 出力を入力とし位相を比較する位相比较器と、この位相 比較器の出力を入力とするローパスフィルタと、このロ 一パスフィルタの出力を入力としその出力を前配位相比 較器にフィードバックする電圧制御発振器とにより構成 されることが歴ましい。